## MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP1241129

**Publication date:** 

1989-09-26

Inventor:

IMAI KEITAROU others: 02

Applicant:

TOSHIBA CORP

Classification:

- international:

H01L21/302; H01L21/306

- european:

Application number:


JP19880067100 19880323


Priority number(s):

Report a data error here

## Abstract of JP1241129

PURPOSE:To round the corner of silicon in an opening section in a trench effectively, and to improve element characteristics by exposing the corner of the opening section of silicon to the trench of silicon formed through an anisotropic dry etching method and performing wet-etching or dry-etching of silicon. CONSTITUTION: A mask material 3 is shaped to an silicon substrate 1, and, a window 4 is bored to the mask material 3. Silicon in the lower section of the window 4 is etched through anisotropic dry etching while using the mask material 3 as a mask, thus forming a trench 5. One part of the mask material 3 is etched to expose the corner 6 of the opening section of silicon, silicon is wet-etched, and the steep shape of the silicon corner 6 of the opening section in the trench 5 is rounded. Accordingly, the characteristics of an element shaped into the trench section 5 can be improved.





Data supplied from the esp@cenet database - Patent Abstracts of Japan

9日本国特許庁(JP)

(1) 特許出願公開

# @ 公 開 特 許 公 報 (A) 平1-241129

Slnt. Cl. 4

識別記号

庁内整理番号

④公開 平成1年(1989)9月26日

H 01 L 21/302 21/306 M-8223-5F S-7342-5F

- 審査請求 未請求 請求項の数 2 (全3頁)

会発明の名称 半導体装置の製造方法

②特 顧 昭63-67100

**20**出 **阿** 昭63(1988) 3 月23日

@ 帮 明 者 今 井 **攀** 太 郎 神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究

⑦発明者 大谷 泰 一 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

**@**発 明 者 伊 藤 康 浩 神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究

所内

⑪出 顋 人 株式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

⑩代 理 人 弁理士 則近 憲佑 外1名

明期

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
  - (D) シリコン基板に対し、マスク材を形成する工程と、マスク材に窓をあける工程と、マスク材を形成する工程と、マスク材をである工程と、マスク材であった。マスク材の一部をエッチングしてシリコンを開出する工程と、しかる機にシリコンをウェットエッチングする工程とを具備することを特徴とする半導体装置の製造方法。
  - ② 前記シリコンをウェットエッチングする工程 に代わり、シリコンを等方性ドライエッチング する工程を用いることを特徴とする請求項1記 鉄の半線体務制の製造方法。
- 3. 発明の詳細な説明

(発明の目的)

(産業上の利用分野)

本苑明は半導体袋屋の製造方法に係り、特に具

力性ドライエッチング法によって加工されたシリコンの際においてエッチング法によって効果的に シリコンの角部を丸める工程を有する半導体装置 の製造方法に関する。

(従来の技術)

近年1トラングイナミックRAM(DRAM)の 高族権化が著しい。この最後に、 中マパクを関係を関係を対するでは、 をは、からないでは、 のの最近のでは、 のの最近では、 のの最近では、 のの最近では、 のの最近では、 ののでは、 ののででは、 ののででは、

## 特開平1-241129(2)

類層を除去する工程が必要である。従来からこの 接処理工程としてはシリコンのウェットエッチン グ処理或はその技術の延長としてシリコンのドラ イエッチング処理が行われている。

しかし、S10.等のマスク材をマスクとしてRIE法によってシリコンに溝を形成した場合、 腺の間口部のシリコンのコーナはほぼ 変角の急峻な 形状を示している。 さらにマスク材 側面 とシリコン牌 部倒面は同一面によって 増成されていることになる。 したがって、シリコンのウェットエッチング を行った場合は 同時に 急峻なコーナ 形状を丸めることはできない。

このような急敏なコーナを有した際部にトレンチキャパシタを形成すると、コーナ部でのキャパシタ酸化膜の溶膜化が生じ、さらに動作時にこの部分で電界の集中が生じるため、酸化膜の耐圧劣化を招くことになる。このような酸化膜の耐圧劣化は素子特性を著しく劣化させることになる。

(祭明が解決しようとする課題)

•

ナを依頼理工程時に同時に効果的に丸めることが、

この場合、マスク材例面とシリコンは側面でとう 同一面をもって形成されているため、一旦マスク 材を一部エッチングし、マスク材を独認させることが必要である。これによってシリコンのウェットエ コーナが露出し、その後のシリコンのウェットエ ッチング或いはドライエッチングによってコーナ を丸めることができる。この時のマスク材のエッ チング後退量はシリコンコーナの丸めの程度によ って変わってくるが、効果的な丸めを得るために は 130人以上必要である。

以上のように、本発明によれば、異方性ドライエッチング法によるシリコンの調形成後課間口部の急峻なシリコンのコーナを、後処理工程と同時に効果的に丸めることができる。これによって、この傑部に形成された男子の特性を大きく向上させることが可能となる。

#### (実施例)

第1回(a)~(a)は本発明をDRAMにおける

本発明は上記の点に埋み、異方性ドライエッチング法によって形成されたシリコンの際に対し、 後処理工程でのシリコンのウェットエッチング或 いはドライエッチングにおいて同時に構造口部の 急峻なシリコンコーナの形状を丸めることによっ て、この保部に形成される妻子の特性向上を図り、 もってDRAMなどにおける妻子特性の向上を可 能とした半導体装置の製造方法を提供することを 目的とする。

#### (発明の構成)

#### (課題を解決するための手段)

本発明は、異方性ドライエッチング法によって 形成されたシリコンの牌に対し、一旦マスク村を 一部エッチングしてシリコン関ロ部のコーナを貸 出し、その後、シリコンのウェットエッチング攻 いはドライエッチングを行い、急慢なシリコンコ ーナを効果的に丸める。

#### (作用)

本発明によれば、異方性ドライエッチングによって形成されたシリコン湾の間口部シリコンコー

トレンチャャパンタに適用した実施例の製造工程を示す新面面である。まず、第1回( a )に示すように例えば比抵抗5~50 Q・cm のp型(100)シリコン基板1を用意し、フィールド絶象区2を形成した後、全国に厚さ1 cm程度のCV D酸化膜3を形成する。このCV D酸化膜3に対し通常の写真食剤法によって窓4を関ける。この後、これをマスクとして反応性イオンエッチング(RIE) 法により、シリコン基板表面に垂直盤を有する深さ3cm程度の様5を形成する(第1回(b))。

この後、マスク材であるCVD酸化膜3をフッ 酸系水溶液で 200人エッチングし後過させる (第 1区(c))。 この場合、マスク材は材質の異なる 多層膜を用いてもよい。

しかる後、例えばCF。〇。 拠合ガスの低圧プラズマ中でシリコンの等方性ドライエッチングを行うと、第1回(d)に示すように課回口部のコーナ6を丸めることができる。この時、例えばアルカリ系水溶液によるウェットエッチングによっても関係の効果を得ることができる。

## 特開平1-241129(3)

この後は、CVD酸化酸3をエッチング除去して、n型不純物度7を形成させた後、キャパンタ 酸化酸8、プレート電極9を形成してトレンチキャパンタが完成する(第1回(d))。


この突然例によれば、RIEにより形成された 意図口部のシリコンコーナを効果的に丸めること ができ、キャパシタの特性を大きく向上させるこ とが可能となる。したがって、この実施例によれ は信頼性の高い高値費DRAMを得ることができる。


本発明は上記実施例に限ることなく、一般に具 方性ドライエッチング法によって加工された凹凸 を有するシリコン表面上に寿子を形成する半導体 装置の製造方法に応用することができる。


## (発明の効果)

本希明によれば異方性ドライエッチング法により加工されたシリコンの際において、課間口部のシリコンのコーナを効果的に丸めることができ、 素子特性を向上させることができる。

#### 4. 国面の簡単な説明







第1因は本見明の一実施例によるDRAMセルの製造工程を示す断函数である。

1 … p 型(100) シリコン基板、2…フィールド酸化酸、

3···CVD酸化膜、

4…意、

5 …豫、


6…シリコンコーナ、


7 ··· n 型不約物層、

8…キャパシタ酸化度、

9・・プレート電径。

代理人 弁理士 即 近 憲 佑 同 松 山 允 之





第 1 図